PARALLEL.RU

Доброго времени суток!

Интересуюсь многоядерными процессорами в плане практической разработки вычислительных систем, особенно связанных с обработкой сигналов в реальном времени, или для встраиваемых систем, и в плане курса "Многоядерные процессоры и их программирование"
Также хотелось бы обеспечить курс разноплановым и интересным практикумом.
С процессорами "мейнстрима" проблем практически нет - AMD, Intel процессоры и средства разработки для них доступны.
В частости, очень интересны продукты компании Tilera - в частности pci-e платы с процессорами Tile-64pro или Tile-Gx. К сожалению попытки контакта с компанией оканчивались молчанием со стороны оной. Нет ли у кого выхода или контакта на представителей этой компании?

В учебном процессе, конечно можно использовать и симуляторы, но не для всех интересующих процессоров они доступны. Свободно нашел пока только для процессоров SEAforth и отечественных "Мультикор".

Из "железа" пока располагаю такой вот платой:
http://www.asu.ru/structure/faculties/f ... /seaforth/

Интересно было бы конечно иметь и большее для приложений другого класса.

Попробуйте поискать на ebay:

http://shop.ebay.com/?_from=R40&_trksid ... Categories

Ссылки по многоядерным процессорам:

1. Л. Черняк. Архитектура фон Неймана, реконфигурируемые компьютерные системы и антимашина. / Открытые системы. ?6, 2008. / http://www.osp.ru/os/2008/06/5340894.
2. Леонид Черняк. Многоядерные процессоры и грядущая параллельная революция. Открытые системы ?4, 2007//http://www.osp.ru/os/2007/04/4219910.
3. Таунсенд К., Фохт Д. Проектирование и программная реализация экспертных систем на персональных ЭВМ: Пер. с англ./Предисл. Г.С. Осипова. - М.: Финансы и статистика, 1990. - 320 с.
4. Программное обеспечение для многоядерных компьютерных систем: возможности и проблемы С.В. Золотарёв, А.Н. Рыбаков, ЗАО "РТСофт", МКА 2/2006 // http://www.rtsoft.ru/ru/press/article/p ... =1&id4=323.
5. Процессор AMD Opteron?//http://www2.sscc.ru/MVS-1000/AMD_Opteron/OPTERONCUSTOMERPRESENTATION_web.pdf.
6. Многопотоковые системы на архитектуре SPARC.//http://www.quorus.ru/_img/_newstape_67.pdf
7. Александр Дудкин. Новые многоядерные процессоры Intel в 2008-2009 году. / http://www.rusdoc.ru/articles/16418/.
8. TILE64Processor Family / http://www.tilera.com/products/tile64.php.
9. Tile Processor? Architecture.Technology Brief.//http://www.tilera.com/pdf/ProductBrief_TileArchitecture_Web_v4.pdf
10. TILE64? Processor.//www.tilera.com/pdf/ProductBrief_Tile64_Web_v3.pdf.
11. Product Brief: TILEGx Processor Family. http://www.tilera.com/pdf/ProductBrief_TILE-Gx_v2.pdf.
12. Carrell Killebrew. L2 Cache to Off-chip Memory Networks for Chip Multiprocessor. // http://www.eecs.berkeley.edu/Pubs/TechR ... 008-71.pdf.
13. Simon McIntosh-Smith. A next-generation many-core processor with reliability, fault tolerance and adaptive power management features optimized for embedded and high performance computing applications. // http://www.ll.mit.edu/HPEC/agendas/proc ... stract.pdf
14. ClearSpeed CSX700 Product Brief.//http://www.clearspeed.com/products/documents/CSX700_Product_Brief.pdf.
15. ClearSpeed - Products - CSX700//http://www.clearspeed.com/products/csx700.php
16. Dean N. Truong, Wayne H. Cheng, Tinoosh Mohsenin, Zhiyi Yu, Anthony T. Jacobson, Gouri Landge, Michael J. Meeuwsen, Christine Watnik, Anh T. Tran, Zhibin Xiao, Eric W. Work, Jeremy W. Webb, A 167-Processor Computational Platform in 65 nm CMOS.// IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 44, NO. 4, APRIL 2009//http://www.ece.ucdavis.edu/vcl/pubs/2009.04.JSSC/
17. Dean Truong, Wayne Cheng, Tinoosh Mohsenin,. 167-processor 65 nm Computational Platform with Per-Processor Dynamic Supply Voltage and Dynamic Clock Frequency Scaling http://www.ece.ucdavis.edu/vcl/pubs/200 ... 5.0215.pdf
18. IntellaSys - SEAforth-24. / http://www.intellasys.net/index.php?opt ... &Itemid=63.
19. IntellaSys - SEAforth 40C18. / http://www.intellasys.net/index.php?opt ... &Itemid=75.
20. Leslie O. Snively. RF Processing Using SEAforth. / http://www.intellasys.net/index.php?opt ... &Itemid=43.
21. Leslie O. Snively. SEAforth In Industrial Control and Sensing Applications/ http://www.intellasys.net/index.php?opt ... &Itemid=43.
22. New VentureForth Programmers Guide. / http://www.intellasys.net/index.php?opt ... &Itemid=68.
23. S24 FORTHdrive Data Sheet 1.0 / http://www.intellasys.net/index.php?opt ... &Itemid=68.
24. SEK 40C18 DataSheet 1.1 / http://www.intellasys.net/index.php?opt ... &Itemid=68.
25. Hamidreza Zaboli & Frank Dehne. Fundamental Algorithm Techniques For Many-Core Processors: GPUs.//http://bioinf.sce.carleton.ca/cell/submissions/ccpw2009_submission_9.pdf.
26. A. Richardson, A. Gray. Utilisation of the GPU architecture for HPC. // http://www.hpcx.ac.uk/research/hpc/tech ... TR0808.pdf
27. David Luebke. GPU Architecture: Implications & Trends// http://s08.idav.ucdavis.edu/luebke-nvid ... ecture.pdf
28 . John Nickol . Tesla GPU Computing. // http://pdfdatabase.com/download_file_i. ... -gh07+.pdf
29 Вадим Евгеньевич Турлапов.Архитектура Intel Larrabee и графических процессоров. // http://www.itlab.unn.ru/file.php?id=469
30. Gus Espinosa. Larrabee: A Many-Core Intel Architecture. Processor for High Performance Computation. http://www.ac.usc.es/arith19/sites/defa ... cessor.pdf
31 Larry Seiler, Doug Carmean, Eric Sprangle, Tom Forsyth Larrabee: A Many-Core x86 Architecture for Visual Computing. http://software.intel.com/file/18198/.

32. Jason Miller, James Psota, George Kurian, Nathan. ATAC: A Manycore Processor with On-Chip Optical Network.//http://dspace.mit.edu/bitstream/handle/1721.1/45510/MIT-CSAIL-TR-2009-018.ps?sequence=2.
33. ATAC: All-to-All Computing Using On-Chip Optical Interconnects. In BARC, 1/2007.
34. S. J. Ben Yoo, Venkatesh Akella, Keren Bergman, Horst Simon. Computing of the Future. Overview. http://citris.ucdavis.edu/pages/events/ ... erview.pdf.
35. C. Schow. Optical Interconnects in Next-Generation High-Performance Computers. OIDA 2008 Integration Forum, 2008.
36. J. F. Liu and J. Michel. High Performance Ge Devices for Electronic-Photonic Integrated Circuits, 2008.
37. M. B. et al. Process flow innovations for photonic device integration in CMOS, 2008.
38. J. M. et al. Advances in Fully CMOS Integrated Photonic Circuits,2007.
39. R. Kirchain and L. Kimerling. A roadmap for nanophotonics, 2007.40. The International Technology Roadmap for Semiconductors (ITRS) Technology Working Groups, 2008. http://public.itrs.net.
41. Дмитрий Чеканов. История AMD в процессорах http://www.thg.ru/cpu/amd_cpu_history/print.html
42. Дмитрий Чеканов. Пятнадцать процессоров Intel x86, вошедших в историю. http://www.thg.ru/cpu/intel_cpu_history/print.html
43. Микропроцессоры архитектуры SPARC. / http://www.unixtech.ru/analytics/Sparc.pdf .
44. А.Боровский. От Niagara к Rock /Открытые системы. ?5, 2007/http://www.osp.ru/os/2007/05/4259887.
45. В фокусе ? восьмиядерные процессоры / Computer World. ?28, 2009.// http://www.osp.ru/cw/2009/28/10121775/.
46. Восьмиядерная платформа Intel V8: первый взгляд//http://www.fcenter.ru/forprint.shtml?online/articles/hardware/processors/21211.
47. Эволюция и современное состояние архитектуры MIPS.//http://www.russianelectronics.ru/j/download.php?id=40351.
48. MIPS32? 1004K? Coherent Processing System (CPS) Core. http://www.embeddeddeveloper.com/cores/ ... K_rev1.pdf
49. MIPS32? 1004K? Coherent Processing System Datasheet. MIPS Technologies Inc.
50. XLP832: Multi-core Superscalar Communication Processor. http://www.rmicorp.com/assets/docs/XLP8 ... _Guide.pdf.
51. XLR700 Processor Series. http://www.rmicorp.com/assets/docs/1076 ... cessor.pdf.
52. Джеймс Кэйхел, Майкл Дэй, Питер Хофсти, Чарльз Джонс, Теодор Маерер, Дэвид Шиппи. Мультипроцессор Cell . /Открытые системы N05/2006./ http://www.osp.ru/text/302/2449872/
53. Клетка: настоящее и будущее процессора Cell. www.xard.ru/post/10915/default.asp.
54. Недоводеев К. В. Неоднородный многоядерный процессор Cell: Архитектура и программирование. http://method.guap.ru/k51/module_cell_ru.aspx.
55. The AMD Opteron? Processor for Servers and Workstations. / http://multicore.amd.com/Resources/AMD_ ... erview.pdf.
56. Процессор AMD Opteron. / http://www2.sscc.ru/MVS-1000/AMD_Optero ... ON_web.pdf .
57. Владимир Романченко. Quad-Core Opteron: архитектура и планы выпуска./http://www.3dnews.ru/cpu/quad_core_opteron/.
58. Краткая информация о шестиядерном процессоре AMD Opteron./ http://www.amd.com/ru/products/server/s ... brief.aspx
59. Дмитрий Чеканов. Четырёхядерный AMD Opteron (Deerhound): готовим удар по Intel. http://www.thg.ru/cpu/opteron_deerhound/index.html
60. Multithreaded Application Acceleration with Chip Multithreading (CMT), Multicore/Multithread UltraSPAR CR Processors.
61. UltraSPARC Architecture 2007. http://www.sun.com/processors/UltraSPAR ... -P-ext.pdf.
62. UltraSPARC T2? Supplement. http://www.sun.com/processors/UltraSPAR ... -P-ext.pdf.
63. UltraSPARC T2? Supplement to the UltraSPARC Architecture 2007. \ http://www.sun.com/processors/UltraSPAR ... -P-ext.pdf.
64. The UltraSPARC T2 Processor. http://www.sun.com/processors/UltraSPAR ... _brief.pdf.
65. Павел Анни. Многопотоковые системы на архитектуре SPARC. http://sun.dev.3wstyle.ru/pdf/161204/anni.pdf.
66. Дмитрий Чеканов. Intel Core i7 (Nehalem): новая архитектура. http://www.thg.ru/cpu/intel_nehalem_theory/print.html
67. Intel CoreT i7-800 and i5-700 Desktop Processor Series.//http://download.intel.com/design/processor/datashts/322164.pdf.
68. Технология Hyper-Threading. http://www.intel.com/cd/corporate/techt ... 369646.htm.
69. First the Tick, Now the Tock: Next Generation IntelR Microarchitecture (Nehalem). http://www.intel.com/technology/archite ... epaper.pdf.
70. Александр Будик. 45-нм процессоры Intel Penryn и Nehalem: особенности архитектуры.//http://www.oszone.ru/4948/Intel_Penryn_Nehalem.
71. Ю.И. Борисов Проектные центры отечественного компьютеростроения в программах обеспечения национальной безопасности. Материалы конференции "Перспективы развития высокопроизводительных архитектур. История, современность и будущее отечественного компьютеростроения". http://www.mcst.ru/doc/national_bezopas.doc
72. Владимир Волконский, Федор Груздов, Александр Ким, Юлий Сахин. Эльбрус сегодня, ?Открытые системы?, 2009, ?2.
73. Фельдман В.М. Система на кристалле 1891ВМ3. // Датчики и системы. ? 2007. ? ?. 10.
74. Фельдман В.М. "Вычислительный модуль для встроенных и мобильных средств на базе микропроцессора 1891ВМ3" . http://www.mcst.ru/doc/feldman_090610.doc.
75. Цифровые сигнальные процессоры. http://multicore.ru/index.php?id=27.
76. Платформа "МУЛЬТИКОР". http://multicore.ru/index.php?id=21.
77. NVCom-01. Краткое описание. http://www.multicore.ru/mc/data_sheets/ ... 070509.pdf.
78. Владимир Зюбин. Многоядерные процессоры и программирование. http://www.osp.ru/os/2005/07-08/185743.
79. Зюбин В.Е., Петухов А.Д. Распределение вычислительных ресурсов в средах c многопоточной реализацией гипер-автомата // Труды III Международной конференции ?Идентификация систем и задачи управления? SICPRO?04. ? Москва, 2004.
80. Алексей Рыбаков, Сергей Золотарев. Программное обеспечение многоядерных систем. http://www.osp.ru/os/2006/02/1156508.
81. Шабанов Б.М., Телегин П.Н., Аладышев О.С. Особенности использования многоядерных процессоров. Программные продукты и системы. ?2, 2008. http://swsys.ru/index.php?page=article&id=727
82. Многоядерность RISC-процессоров. http://www.morepc.ru/processor/prc1801020061.html?print
83. С.В. Золотарёв, А.Н. Рыбаков. Программное обеспечение для многоядерных компьютерных систем: возможности и проблемы. http://www.rtsoft.ru/ru/press/article/index.htm.
84. Мэтт Джиллеспи. В преддверии второй волны многоядерных технологий: процессоры с асимметричными (неоднородными) ядрами, http://software.intel.com/ru-ru/article ... ous-cores/.
85. Особенности многопроцессорных систем. http://rulekcia.ru/kurs/45/2323.
86. Технологии программирования Intel. http://parallel.ru/russia/MSU-Intel/technology.html.
87. Крис Касперски. Языки, которые мы потеряли. http://www.itspecial.ru/theme/Jazyki-ko ... efault.asp.
88. Microsoft готовит новый язык программирования Axum. http://www.cybersecurity.ru/development/68666.html.
89. Ю.П. Сердюк, А.В. Петров. Параллельное программирование для многоядерных процессоров. http://www.intuit.ru/department/supercomputing/ppmcp/.

Неплохая обзоная презентация по многоядерным процессорам и системам (в качестве ссылок), в частности рассматривается применение многоядерных процессоров в медицинской технике и обработке данных:
http://www.uiowa.edu/mihpclab/presentat ... maging.pdf

Постепенное развитие работ по модулю на процессоре SEAforth40 - материалы, представленные на Научной студенческой конференции лаборатории НГУ-Интел 2010 "Технологии высокопроизводительных вычислений" 22 мая 2010 г.

Тезисы http://www.asu.ru/files/documents/00002800.pdf
и презентация
http://www.asu.ru/files/documents/00002801.pdf.

Транслятор языка С для многоядерных стековых процессоров SEAforth40 (пока бета-версия):
http://www.asu.ru/structure/faculties/f ... h/works/C/ - краткое описание, документация.
Сам транслятор доступен по ссылке:
http://www.asu.ru/files/documents/00002991.pdf.
После скачивания надо просто изменить расширение файла с pdf на zip и распаковать.

курс по многоядерным процессорам
http://www.intuit.ru/department/hardware/mcoreproc/

РЕАЛИЗАЦИЯ ИСКУССТВЕННЫХ НЕЙРОННЫХ СЕТЕЙ НА МНОГОЯДЕРНОМ ПРОЦЕССОРЕ SEAFORTH
( http://jre.cplire.ru/win/sep10/2/text.html )

Работа посвящена реализации искусственной нейронной сети на матричных многоядерных процессорах. В качестве аппаратной платформы рассмотрен процессор SEAforth40. Приводятся краткие характеристики процессора. Проанализированы варианты построения нейронов и их сетей, применительно к особенностям архитектуры процессора. Подробно рассмотрен нейрон с пороговой функцией активации (персептрон), способ его представления и реализации, варианты расположения и взаимодействия нескольких персептронов. Представлена методика проектирования и работы искусственной нейронной сети. В качестве примера показана возможность реализации нейронной сети Хопфилда.

"Облако" на столе

Single-Chip Cloud Computer
(http://techresearch.intel.com/ProjectDetails.aspx?Id=1)

The name ?Single-chip Cloud Computer? reflects the fact that the architecture resembles a scalable cluster of computers such as you would find in a cloud, integrated into silicon.
The research chip features:
24 ?tiles? with two IA cores per tile
A 24-router mesh network with 256 GB/s bisection bandwidth
4 integrated DDR3 memory controllers
Hardware support for message-passing

144-ядерные процессоры GreenArray - GA-144
http://www.greenarraychips.com/home/documents/greg/PB001-100503-GA144-1-10.pdf
- небольшие размеры - 1х1 см (корпус QFN88);
- ядра образуют решетку 18х8 с непосредственными связями между соседями;
- стековые 18-битные фон-Неймановские ядра (http://www.greenarraychips.com/home/doc ... 2-F18A.pdf);
- 32 5-битных инструкции;
- время выполнения инструкции порядка 1,5 нс при затратах энергии 7пДж;
- 22 крайних ядра решетки имеют одну и более линию ввода-вывода (http://www.greenarraychips.com/home/doc ... 18A-IO.pdf):
-- 1-4 GPIO;
-- аналоговые входы/выходы;
-- SPI;
-- 2 паралельных 18-битных порта;
-- 2 высокоскоростных последовательных интерфейса SERDES (до 400 Мбит/с).

Пока информация о чипе GA144 обобщена примерно в таком виде: http://www.asu.ru/files/documents/00003829.pdf, по мере появления новых идей, результатов или документации будет расширяться.

Появилась предварительная документация по ядрам F18A
процессоров GA144:
F18A Data Book - http://www.greenarraychips.com/home/
documents/greg/DB001-101109-F18A.pdf

На правах рекламы:

25 февраля 2011 г. на базе Алтайского государственного университета состоится региональная научно-практическая конференция "Многоядерные процессоры и параллельное программирование". К участию приглашаются студенты высших учебных заведений, аспиранты, преподаватели, технические специалисты.

Целью конференции является обмен методическим и практическим опытом работы с многоядерными процессорами и программируемыми логическими схемами, обсуждение проблем, связанных с проектированием параллельного программного обеспечения прикладного и системного уровня.

Основные направления:
? Разработка аппаратуры с использованием многоядерных процессоров.
? Программные процессорные и функциональные ядра для ПЛИС и FPGA.
? Языки программирования и программные библиотеки для многоядерных про-цессоров. Эффективность, структура, особенности применения.
? Операционные системы, поддерживающие многоядерные процессоры.
? Программирование графических процессоров. Среды, приемы, классы задач.
В рамках конференции участники получат возможность представить свои научные работы, обсудить вопросы и проблемы высокопроизводительных вычислений, конструирования приборов.

Файлик информационного сообщения: http://www.asu.ru/files/documents/00004020.pdf

ТЕХНИЧЕСКАЯ ПРОГРАММА КОНФЕРЕНЦИИ ?Многоядерные процессоры и параллельное программирование?
25 февраля 2011 Зал заседаний Ученого совета по адресу пр. Ленина 61 - ул. Молодежная 13, АлтГУ корпус "М"

Предварительная программа конференции: http://www.asu.ru/structure/faculties/fiztech_dep/vych/works/sem/
(доклады, заявленные на очное участие)

Пленарные доклады:
1. Вступительное слово. А.С. Шатохин, к.т.н.,проф., зав. каф. ВТиЭ АлтГУ.
2. Параллельные вычисления. Коммуникация, координация и синхронизация в распределенных системах. П.М. Зацепин, к.ф.-м.н., доцент каф. ВТиЭ АлтГУ.
3. Многоядерные процессоры. Основные направления развития. А.В. Калачев, к.ф.-м.н., доцент каф. ВТиЭ АлтГУ.
4. Процессоры GreenArray144. А.В. Калачев, к.ф.-м.н., доцент каф. ВТиЭ АлтГУ.

Секция 1 ?Языки программирования и программные библиотеки для многоядерных процессоров. Эффективность, структура, особенности применения.?
5. Расширение доступа к оперативной памяти за счет ?параллелизма приложений? в задачах моделирования порошковых покрытий на компьютере с многоядерным процессором. В.А. Бледнов, м.н.с. Учреждение Российской Академии наук Институт теоретической и прикладной механики им. С.А. Христиановича СО РАН.
6. Продуктивный анализ производительности параллельных приложений на мультиядерных и многоядерных архитектурах. Н.Е. Андреев, аспирант, Кемеровский государственный университет.
7. Элементы параллельных алгоритмов в задаче расчета плотности тока на симметричном электрическом вибраторе. М.А. Чувашов, магистр, АлтГУ.
8. Распространение импульса в плоском волноводе. П.Н. Уланов, магистр, АлтГУ.

Секция 2 ?Операционные системы, поддерживающие многоядерные процессоры. Системное программное обеспечение.?
9. Программное обеспечение малого кластера. Шмаков Иван Александрович, ведущий специалист УГО ЧС и ПБ в Алтайском крае.
10. Транслятор языка С для многоядерных стековых процессоров SEAFORTH S40C18. А.А. Лыгин, аспирант, Институт водных и экологических проблем СО РАН.

Секция 3 ?Программирование графических процессоров. Среды, приемы, классы задач.?
11. Применение технологии NVIDIA CUDA к вычислению интегралов при решении задачи дифракции на полуплоскости методом Винера-Хопфа. В.В. Щербинин, к.ф.-м.н, доцент каф. РиТФ АлтГУ.

Секция 4 ?Разработка аппаратуры с использованием многоядерных процессоров. Программные процессорные и функциональные ядра для ПЛИС и FPGA.?
12. IP ядро DMA контроллера интерфейса PCI Express. О.Н. Широких, инженер-конструктор, ОАО ?БСКБ ?Восток?.
13. Платформа для высокопроизводительных вычислений во встраиваемых системах реального времени. А.В. Калачев, к.ф.-м.н., доцент каф. ВТиЭ АлтГУ.
14. Цифровая фильтрация сигналов процессором SEAforth40. Б. Чекаев, магистр, АлтГУ.

полная версия и тексты докладов чуть позже...

фотоотчет конференции: http://www.asu.ru/news/5549/